1 (p1): 第1章 半导体集成电路封装3D集成
1 (p1-1): 1.1 引言
1 (p1-2): 1.2 3D集成
4 (p1-3): 1.3 3D IC封装
5 (p1-4): 1.4 3D Si集成
7 (p1-5): 1.5 3D IC集成
7 (p1-5-1): 1.5.1 混合存储器立方(HMC)
8 (p1-5-2): 1.5.2 Wide I/O动态随机存储器和Wide I/O 2
10 (p1-5-3): 1.5.3 高带宽存储器(HBM)
10 (p1-5-4): 1.5.4 Wide I/O存储器(Logic-on-Logic)
10 (p1-5-5): 1.5.5 无源转接板(2.5 D IC集成)
13 (p1-6): 1.6 TSV技术时代供应链
13 (p1-6-1): 1.6.1 前道工艺(Front-End-of-Line)
13 (p1-6-2): 1.6.2 后道工艺(Back-End-of-Line)
13 (p1-6-3): 1.6.3 封装与测试(Outsourced Semiconductor Assembly and Test)
13 (p1-7): 1.7 TSV技术时代供应链——谁制造TSV?
13 (p1-7-1): 1.7.1 Via-First TSV工艺
13 (p1-7-2): 1.7.2 Via-Middle TSV工艺
13 (p1-7-3): 1.7.3 Via-Last TSV工艺(from the front Side)
13 (p1-7-4): 1.7.4 Via-Last TSV工艺(from the Back Side)
14 (p1-7-5): 1.7.5 无源TSV转接板?
14 (p1-7-6): 1.7.6 谁想用无源转接板TSV技术?
14 (p1-7-7): 1.7.7 总结和建议
14 (p1-8): 1.8 TSV技术时代供应链—谁负责中道工艺MEOL,装配和测试?
14 (p1-8-1): 1.8.1 Wide I/O存储器(面对背)的Via-Middle TSV制造工艺
16 (p1-8-2): 1.8.2 Wide I/O存储器(面对面)的Via-Middle TSV制造工艺
16 (p1-8-3): 1.8.3 Wide I/O DRAM的Via-Middle TSV制造工艺
17 (p1-8-4): 1.8.4 基于带有TSV/RDL转接板的2.5 D IC集成
18 (p1-8-5): 1.8.5 总结与建议
19 (p1-9): 1.9 CMOS图像传感器与TSVs
19 (p1-9-1): 1.9.1 东芝Dynastron图像传感器
19 (p1-9-2): 1.9.2 意法半导体的VGA CIS摄像头模块
20 (p1-9-3): 1.9.3 三星S5K4E5YX PSI CIS图像传感器
20 (p1-9-4): 1.9.4 东芝HEW4 BSI TCM5103PL图像传感器
21 (p1-9-5): 1.9.5 Nemotek CIS图像传感器
22 (p1-9-6): 1.9.6 索尼ISX014堆叠相机传感器
22 (p1-10): 1.10 使用TSV技术的微机电系统
22 (p1-10-1): 1.10.1 意法半导体的MEMS惯性传感器
22 (p1-10-2): 1.10.2 Discera的MEME振荡器
24 (p1-10-3): 1.10.3 Avago的FBAR MEMS滤波器
24 (p1-11): 1.11 参考文献
29 (p2): 第2章 硅通孔的建模和测试
29 (p2-1): 2.1 引言
29 (p2-2): 2.2 TSV的电气模型
29 (p2-2-1): 2.2.1 通用TSV结构的解析模型和方程
32 (p2-2-2): 2.2.2 TSV模型的频域验证
35 (p2-2-3): 2.2.3 TSV模型的时域验证
38 (p2-2-4): 2.2.4 TSV的电气设计指南
38 (p2-2-5): 2.2.5 总结与建议
40 (p2-3): 2.3 TSV的热模拟
40 (p2-3-1): 2.3.1 铜填充TSV等效热电导率法
43 (p2-3-2): 2.3.2 单个TSV的热特性
47 (p2-3-3): 2.3.3 铜填充TSV的等效热导率方程
48 (p2-3-4): 2.3.4 等效TSV热电导率方程验证
51 (p2-3-5): 2.3.5 总结与建议
53 (p2-4): 2.4 TSV机械建模和测试技术
53 (p2-4-1): 2.4.1 铜填充TSV和周围硅的透射电镜
55 (p2-4-2): 2.4.2 TSV制造的Pumping实验结果
58 (p2-4-3): 2.4.3 热冲击下铜Pumping
61 (p2-4-4): 2.4.4 铜填充TSV的Keep-Out-Zone区
64 (p2-4-5): 2.4.5 总结与建议
64 (p2-5): 2.5 参考文献
67 (p3): 第3章 应力传感器用于薄晶圆拿持和应力测量
67 (p3-1): 3.1 引言
67 (p3-2): 3.2 压阻式压力传感器的设计与制作
68 (p3-2-1): 3.2.1 压阻式压力传感器的设计
69 (p3-2-2): 3.2.2 压力传感器的制作
71 (p3-2-3): 3.2.3 总结与建议
73 (p3-3): 3.3 应力传感器在薄晶圆拿持中的应用
73 (p3-3-1): 3.3.1 压阻式压力传感器的设计、制造及校准
77 (p3-3-2): 3.3.2 晶圆减薄后的应力测量
78 (p3-3-3): 3.3.3 总结与建议
79 (p3-4): 3.4 应力传感器在晶圆凸块制造中的应用
79 (p3-4-1): 3.4.1 UBM制作的应力
79 (p3-4-2): 3.4.2 干膜处理后的应力
83 (p3-4-3): 3.4.3 焊料凸点工艺后的应力
84 (p3-4-4): 3.4.4 总结与建议
84 (p3-5): 3.5 应力传感器在嵌入式超薄芯片的跌落试验中的应用
84 (p3-5-1): 3.5.1 Test Vehicle与制造
85 (p3-5-2): 3.5.2 实验装置及流程
86 (p3-5-3): 3.5.3 原位应力测量结果
88 (p3-5-4): 3.5.4 可靠性测试
88 (p3-5-5): 3.5.5 总结与建议
90 (p3-6): 3.6 参考文献
93 (p4): 第4章 封装基板技术
93 (p4-1): 4.1 引言
93 (p4-2): 4.2 三维集成电路倒装芯片积层法封装基板
93 (p4-2-1): 4.2.1 表面层压电路技术
95 (p4-2-2): 4.2.2 积层法封装基板发展趋势
96 (p4-2-3): 4.2.3 总结与建议
96 (p4-3): 4.3 无芯封装基板
96 (p4-3-1): 4.3.1 无芯封装基板的优缺点
97 (p4-3-2): 4.3.2 采用无芯基板的替代硅转接板
99 (p4-3-3): 4.3.3 无芯基板翘曲问题和解决方案
102 (p4-3-4): 4.3.4 总结与建议
102 (p4-4): 4.4 积层法封装基板的最新进展
102 (p4-4-1): 4.4.1 薄膜层上建立封装基板层
106 (p4-4-2): 4.4.2 翘曲和可靠性结果
107 (p4-4-3): 4.4.3 总结与建议
107 (p4-5): 4.5 参考文献
109 (p5): 第5章 微凸点制造、装配和可靠性
109 (p5-1): 5.1 引言
109 (p5-2): 5.2 制造、装配和25μm间距凸点的可靠性
109 (p5-2-1): 5.2.1 Test Vehicle
110 (p5-2-2): 5.2.2 微凸点结构
112 (p5-2-3): 5.2.3 ENIG焊盘的结构
113 (p5-2-4): 5.2.4 25μm-pitch间距微凸点制造
114 (p5-2-5): 5.2.5 硅基板上ENIG焊盘的制作
116 (p5-2-6): 5.2.6 热压键合组装
120 (p5-2-7): 5.2.7 底部填充的评估
121 (p5-2-8): 5.2.8 可靠性评估
122 (p5-2-9): 5.2.9 总结与建议
123 (p5-3): 5.3 制造、装配和20μm间距微凸点可靠性
123 (p5-3-1): 5.3.1 Test Vehicle
124 (p5-3-2): 5.3.2 Test Vehicle的装配
124 (p5-3-3): 5.3.3 热压键合微连接的形成
125 (p5-3-4): 5.3.4 缝隙填充
126 (p5-3-5): 5.3.5 可靠性试验
127 (p5-3-6): 5.3.6 可靠性试验结果与讨论
130 (p5-3-7): 5.3.7 微连接失效机理
133 (p5-3-8): 5.3.8 总结与建议
134 (p5-4): 5.4 制造、装配,以及15μm间距凸点的可靠性
134 (p5-4-1): 5.4.1 微凸块和试验车辆的UBM垫
135 (p5-4-2): 5.4.2 组装
136 (p5-4-3): 5.4.3 CuSn凸点与ENIG焊盘组装
136 (p5-4-4): 5.4.4 CuSn凸点和CuSn凸点组装
137 (p5-4-5): 5.4.5 底部填充评估
138 (p5-4-6): 5.4.6 总结与建议
138 (p5-5): 5.5 参考文献
143 (p6): 第6章 三维硅集成
143 (p6-1): 6.1 引言
143 (p6-2): 6.2 电子工业
144 (p6-3): 6.3 摩尔定律和和超过摩尔定律
145 (p6-4): 6.4 三维集成的原点
146 (p6-5): 6.5 三维集成的概况与展望
147 (p6-5-1): 6.5.1 硅三维集成键合方法
148 (p6-5-2): 6.5.2 铜-铜(晶圆-晶圆)键合
150 (p6-5-3): 6.5.3 铜-铜(晶圆-晶圆)后退火键合
151 (p6-5-4): 6.5.4 铜铜(晶圆-晶圆)常温键合
151 (p6-5-5): 6.5.5 二氧化硅-二氧化硅(晶圆-晶圆)键合
154 (p6-5-6): 6.5.6 晶圆-晶圆键合的几个注释
154 (p6-6): 6.6 3D硅集成技术挑战
155 (p6-7): 6.7 三维硅集成EDA工具挑战
155 (p6-8): 6.8 总结和建议
157 (p6-9): 6.9 参考文献
161 (p7): 第7章 2.5 D/3D IC集成
161 (p7-1): 7.1 引言
162 (p7-2): 7.2 3D IC集成TSV工艺
162 (p7-2-1): 7.2.1 片上微孔
163 (p7-2-2): 7.2.2 Via-First工艺
163 (p7-2-3): 7.2.3 Via-Middle工艺
163 (p7-2-4): 7.2.4 前道Via-Last工艺
163 (p7-2-5): 7.2.5 后道Via-Last工艺
165 (p7-2-6): 7.2.6 总结与建议
165 (p7-3): 7.3 3D IC的潜在应用
165 (p7-4): 7.4 存储器芯片堆叠
165 (p7-4-1): 7.4.1 芯片介绍
166 (p7-4-2): 7.4.2 潜在产品
168 (p7-4-3): 7.4.3 组装工艺
168 (p7-5): 7.5 Wide I/O存储器或逻辑-逻辑堆叠
168 (p7-5-1): 7.5.1 芯片
168 (p7-5-2): 7.5.2 潜在产品
171 (p7-5-3): 7.5.3 组装工艺
173 (p7-6): 7.6 Wide I/O DRAM或混合内存立方
173 (p7-6-1): 7.6.1 芯片
175 (p7-6-2): 7.6.2 潜在产品
176 (p7-6-3): 7.6.3 组装工艺
177 (p7-7): 7.7 Wide I/O 2和高带宽存储器
178 (p7-8): 7.8 Wide I/O接口(2.5 D IC集成)
178 (p7-8-1): 7.8.1 TSV/RDL转接板实际应用
180 (p7-8-2): 7.8.2 转接板制造
181 (p7-8-3): 7.8.3 TSV制造
183 (p7-8-4): 7.8.4 RDL制造
183 (p7-8-5): 7.8.5 RDL制造-聚合物/镀铜方法
185 (p7-8-6): 7.8.6 RDL制造-大马士革方法
188 (p7-8-7): 7.8.7 大马士革方法接触对准注释
188 (p7-8-8): 7.8.8 后道工艺和组装
191 (p7-8-9): 7.8.9 总结与建议
191 (p7-9): 7.9 薄晶圆拿持
192 (p7-9-1): 7.9.1 常规薄晶圆拿持方法
192 (p7-9-2): 7.9.2 TI的TSV-WCSP集成工艺
194 (p7-9-3): 7.9.3 TSMC的薄晶圆拿持
194 (p7-9-4): 7.9.4 TSMC的无键合/拆键合工艺以及薄晶圆拿持
194 (p7-9-5): 7.9.5 带有均温板的薄晶圆拿持
197 (p7-9-6): 7.9.6 总结与建议
199 (p7-10): 7.10 参考文献
203 (p8): 第8章 基于转接板的3D IC集成
203 (p8-1): 8.1 引言
203 (p8-2): 8.2 基于TSV/RDL转接板的3D IC集成
203 (p8-3): 8.3 双面贴装TSV/RDL转接板
203 (p8-3-1): 8.3.1 结构
206 (p8-3-2): 8.3.2 热分析-边界条件
206 (p8-3-3): 8.3.3 热分析-TSV等效模型
206 (p8-3-4): 8.3.4 热分析-焊料凸点/填充等效模型
207 (p8-3-5): 8.3.5 热分析结果
209 (p8-3-6): 8.3.6 热机械分析-边界条件
210 (p8-3-7): 8.3.7 热机械分析-材料性能
211 (p8-3-8): 8.3.8 热机械分析-结果
214 (p8-3-9): 8.3.9 TSV制造
216 (p8-3-10): 8.3.10 顶部带有RDL的转接板制造
217 (p8-3-11): 8.3.11 顶部带有RDL铜填充转接板的TSV露铜
219 (p8-3-12): 8.3.12 底部带有RDL转接板制造
219 (p8-3-13): 8.3.13 转接板电学特性
221 (p8-3-14): 8.3.14 组装
224 (p8-3-15): 8.3.15 总结与建议
225 (p8-4): 8.4 在转接板两面组装芯片的TSV转接板
225 (p8-4-1): 8.4.1 结构
226 (p8-4-2): 8.4.2 热分析-材料性能
226 (p8-4-3): 8.4.3 热分析-边界条件
227 (p8-4-4): 8.4.4 热分析-结果和讨论
230 (p8-4-5): 8.4.5 热机械分析-材料性能
230 (p8-4-6): 8.4.6 热机械分析-边界条件
230 (p8-4-7): 8.4.7 热机械分析-结果及讨论
233 (p8-4-8): 8.4.8 转接板制造
235 (p8-4-9): 8.4.9 晶圆微凸块
237 (p8-4-10): 8.4.10 组装
241 (p8-4-11): 8.4.11 总结与建议
243 (p8-5): 8.5 成本低TSH转接板3D IC集成
243 (p8-5-1): 8.5.1 新设计
244 (p8-5-2): 8.5.2 电模拟
246 (p8-5-3): 8.5.3 试验
247 (p8-5-4): 8.5.4 顶部UBM/焊盘和铜凸块
249 (p8-5-5): 8.5.5 底部UBM/焊盘和焊料
249 (p8-5-6): 8.5.6 TSH转接板制作
250 (p8-5-7): 8.5.7 组装
253 (p8-5-8): 8.5.8 可靠性评估
257 (p8-5-9): 8.5.9 总结与建议
258 (p8-6): 8.6 参考文献
261 (p9): 第9章 2.5 D/3D IC集成的热管理
261 (p9-1): 9.1 引言
261 (p9-2): 9.2 设计理念
262 (p9-3): 9.3 新设计
263 (p9-4): 9.4 热分析等效模型
264 (p9-5): 9.5 顶部芯片/散热器以及底部芯片的转接板
264 (p9-5-1): 9.5.1 结构
264 (p9-5-2): 9.5.2 材料性能
264 (p9-5-3): 9.5.3 边界条件
266 (p9-5-4): 9.5.4 仿真结果
267 (p9-6): 9.6 顶部芯片/散热器以及底部芯片/热沉的转接板
267 (p9-6-1): 9.6.1 结构和边界条件
268 (p9-6-2): 9.6.2 仿真结果
269 (p9-7): 9.7 顶部有四芯片与散热器的转接板
269 (p9-7-1): 9.7.1 结构
269 (p9-7-2): 9.7.2 边界条件
270 (p9-7-3): 9.7.3 仿真结果
271 (p9-7-4): 9.7.4 总结与建议
273 (p9-8): 9.8 介于2.5 D和3D IC集成之间的结构热性能
273 (p9-8-1): 9.8.1 结构
274 (p9-8-2): 9.8.2 有限元模
274 (p9-8-3): 9.8.3 材料特性和边界条件
276 (p9-8-4): 9.8.4 仿真结果-低功率应用
276 (p9-8-5): 9.8.5 仿真结果-高功率应用
278 (p9-8-6): 9.8.6 总结与建议
278 (p9-9): 9.9 嵌入微流道的TSV转接板热管理系统
278 (p9-9-1): 9.9.1 结构
278 (p9-9-2): 9.9.2 适配器
280 (p9-9-3): 9.9.3 热交换器
280 (p9-9-4): 9.9.4 载板
282 (p9-9-5): 9.9.5 系统集成
283 (p9-9-6): 9.9.6 压降的理论分析
284 (p9-9-7): 9.9.7 实验流程
285 (p9-9-8): 9.9.8 结果及讨论
288 (p9-9-9): 9.9.9 总结与建议
289 (p9-10): 9.10 参考文献
291 (p10): 第10章 嵌入式三维混合集成
291 (p10-1): 10.1 引言
291 (p10-2): 10.2 光电产品的趋势
293 (p10-3): 10.3 基于PCB光波导的高速数据互连
293 (p10-3-1): 10.3.1 聚合物光波导
295 (p10-3-2): 10.3.2 模拟-光学耦合模型
301 (p10-3-3): 10.3.3 模拟-系统链路设计
302 (p10-3-4): 10.3.4 光电印制电路板的装配
303 (p10-3-5): 10.3.5 光电印制电路板的测量结果
305 (p10-3-6): 10.3.6 总结与建议
305 (p10-4): 10.4 嵌入式板级光互连
305 (p10-4-1): 10.4.1 聚合物光波导制作
306 (p10-4-2): 10.4.2 45°微镜的制作
312 (p10-4-3): 10.4.3 光电印制电路板的组装工艺
314 (p10-4-4): 10.4.4 垂直光通道制作工艺
314 (p10-4-5): 10.4.5 组装
315 (p10-4-6): 10.4.6 总结与建议
317 (p10-5): 10.5 新设计
318 (p10-6): 10.6 嵌入式3D混合集成设计实例
318 (p10-6-1): 10.6.1 光学设计、分析及结果
320 (p10-6-2): 10.6.2 热设计、分析及结果
322 (p10-6-3): 10.6.3 机械设计、分析及结果
324 (p10-6-4): 10.6.4 总结与建议
326 (p10-7): 10.7 带有应力消除缝隙的半嵌入式TSV转接板
326 (p10-7-1): 10.7.1 设计理念
327 (p10-7-2): 10.7.2 问题定义
327 (p10-7-3): 10.7.3 半嵌入式TSV转接板的操作条件
332 (p10-7-4): 10.7.4 半嵌入式TSV转接板的环境条件
333 (p10-7-5): 10.7.5 总结与建议
335 (p10-8): 10.8 参考文献
339 (p11): 第11章 LED和集成电路三维集成
339 (p11-1): 11.1 引言
339 (p11-2): 11.2 现状及Haitz定律展望
342 (p11-3): 11.3 LED已经走了很长的路!
344 (p11-4): 11.4 LED产品的四个关键部分
344 (p11-4-1): 11.4.1 LED衬底外延沉积
345 (p11-4-2): 11.4.2 LED器件的制备
345 (p11-4-3): 11.4.3 LED封装和测试
345 (p11-4-4): 11.4.4 LED组装
346 (p11-4-5): 11.4.5 LED产品展望
348 (p11-5): 11.5 LED和集成电路三维集成
348 (p11-5-1): 11.5.1 惠普FCLED和薄膜FCLED
349 (p11-5-2): 11.5.2 LED和IC的3D集成封装
351 (p11-5-3): 11.5.3 LED和IC三维集成制造流程
356 (p11-5-4): 11.5.4 总结与建议
357 (p11-6): 11.6 2.5 D IC和LED的集成
358 (p11-6-1): 11.6.1 基于带有腔体以及铜填充TSV的硅载板的LED封装
361 (p11-6-2): 11.6.2 基于腔体和TSV硅衬底的LED封装
365 (p11-6-3): 11.6.3 LED晶圆级封装
369 (p11-6-4): 11.6.4 总结和建议
369 (p11-7): 11.7 LED和IC三维集成的热管理
372 (p11-7-1): 11.7.1 新设计
372 (p11-7-2): 11.7.2 3D IC和LED的集成:一个设计实例
372 (p11-7-3): 11.7.3 边界值问题
373 (p11-7-4): 11.7.4 仿真结果(通道高度700μm)
377 (p11-7-5): 11.7.5 仿真结果(通道高度350μm)
377 (p11-7-6): 11.7.6 总结与建议
379 (p11-8): 11.8 参考文献
383 (p12): 第12章 MEMS与集成电路的三维集成
383 (p12-1): 12.1 引言
383 (p12-2): 12.2 MEMS的封装
385 (p12-3): 12.3 MEMS与集成电路三维设计
385 (p12-3-1): 12.3.1 带有横向电馈通的MEMS和IC的三维集成
386 (p12-3-2): 12.3.2 ASIC带有垂直电馈通的MEMS和IC的三维集成
388 (p12-3-3): 12.3.3 封装盖帽带有垂直电馈通的MEMS和IC的三维集成
388 (p12-3-4): 12.3.4 MEMS堆叠在ASIC上带有TSV的MEMS和IC的三维集成
388 (p12-3-5): 12.3.5 2.5 D/2.2 5D MEMS与IC集成
389 (p12-4): 12.4 MEMS与IC三维集成组装工艺
389 (p12-4-1): 12.4.1 带有横向馈电的MEMS和IC的三维集成
392 (p12-4-2): 12.4.2 ASIC带有垂直馈电的MEMS和IC的三维集成
392 (p12-4-3): 12.4.3 封装盖帽带有垂直馈电的MEMS和IC的三维集成
393 (p12-4-4): 12.4.4 案例10注释:MEMS和IC三维集成案例
393 (p12-4-5): 12.4.5 总结与建议
394 (p12-5): 12.5 三维MEMS封装的焊锡低温键合
394 (p12-5-1): 12.5.1 不同芯片尺寸的IC和MEMS三维集成
396 (p12-5-2): 12.5.2 盖帽晶圆的腔体及TSV
397 (p12-5-3): 12.5.3 MEMS芯片与ASIC晶片键合
400 (p12-5-4): 12.5.4 带有MEMS芯片的ASIC晶圆与盖帽晶圆的键合
402 (p12-5-5): 12.5.5 总结与建议
402 (p12-6): 12.6 MEMS先进封装的最新发展
402 (p12-6-1): 12.6.1 RF MEMS晶圆级封装TSV技术
404 (p12-6-2): 12.6.2 TSV与金属键合技术实现RF-MEMS零级封装
410 (p12-6-3): 12.6.3 基于铜填充的TSV硅转接板MEMS封装
410 (p12-6-4): 12.6.4 FBAR振荡器晶圆级封装
414 (p12-6-5): 12.6.5 总结与建议
415 (p12-7): 12.7 参考文献
417 (p13): 第13章 CMOS图像传感器和IC三维集成
417 (p13-1): 13.1 引言
417 (p13-2): 13.2 FI-CIS和BI-CIS
419 (p13-3): 13.3 CIS和IC堆叠
419 (p13-3-1): 13.3.1 结构
420 (p13-3-2): 13.3.2 CIS像素晶圆和逻辑IC晶圆制造
421 (p13-4): 13.4 CIS与IC集成
421 (p13-4-1): 13.4.1 结构
421 (p13-4-2): 13.4.2 协处理器晶圆制造流程
422 (p13-4-3): 13.4.3 CIS晶圆制造流程
424 (p13-4-4): 13.4.4 组装
425 (p13-5): 13.5 总结和建议
426 (p13-6): 13.6 参考文献
427 (p14): 第14章 3D IC封装
427 (p14-1): 14.1 引言
427 (p14-2): 14.2 采用引线键合芯片堆叠
427 (p14-2-1): 14.2.1 金线
428 (p14-2-2): 14.2.2 铜线和银线
428 (p14-3): 14.3 POP
429 (p14-3-1): 14.3.1 引线键合PoP
429 (p14-3-2): 14.3.2 倒装PoP
429 (p14-3-3): 14.3.3 倒装芯片上引线键合封装
429 (p14-3-4): 14.3.4 iPhone 5S中PoP封装
432 (p14-4): 14.4 晶圆级封装
432 (p14-4-1): 14.4.1 扇入晶圆级封装(Fan-In WLP)
434 (p14-4-2): 14.4.2 芯片-芯片3D晶圆级封装
434 (p14-5): 14.5 嵌入式扇出晶圆级封装(Fan-Out eWLP)
435 (p14-5-1): 14.5.1 Fan-Out eWLP
437 (p14-5-2): 14.5.2 双芯片eWLP3D堆叠
437 (p14-5-3): 14.5.3 3DeWLP-芯片在eWLP封装上(面对面)
438 (p14-5-4): 14.5.4 3D eWLP-芯片在eWLP封装上(面对背)
439 (p14-5-5): 14.5.5 3D eWLP-封装在eWLP封装上
440 (p14-5-6): 14.5.6 3D eWLP-eWLP封装在eWLP封装上
440 (p14-6): 14.6 嵌入式板级封装
440 (p14-6-1): 14.6.1 优势和劣势
441 (p14-6-2): 14.6.2 芯片嵌入流程
443 (p14-6-3): 14.6.3 刚性基板芯片嵌入式SiP
443 (p14-6-4): 14.6.4 柔性衬底芯片嵌入式3D SiP
443 (p14-6-5): 14.6.5 柔性衬底芯片嵌入式3D堆叠SiP
444 (p14-7): 14.7 总结和建议
445 (p14-8): 14.8 参考文献
447 (p15): 索引

duxiu/14294209.zip

集成电路三维系统集成与封装工艺 = 3D IC integration and packaging

3D IC integration and packaging = 集成电路三维系统集成与封装工艺

刘汉诚 (Lau, John H.)

刘汉诚, author

Science Press

China, People's Republic, China

related_files:
filepath:集成电路三维系统集成与封装工艺_14294209.zip — md5:6b98e0b6118801f7f3428270037cdd70 — filesize:69175465
filepath:集成电路三维系统集成与封装工艺_14294209.zip — md5:e6a31be8891b75f2c0f68933a4d5dc38 — filesize:69175465
filepath:14294209.zip — md5:10ab4490ei332d59025f98177ae94f9f — filesize:69175465
filepath:/读秀/读秀4.0/读秀/4.0/数据库30-3/集成电路三维系统集成与封装工艺_14294209.zip
filepath:/读秀/读秀3.0/读秀/3.0/3.0新/其余书库等多个文件/0103/20/14294209.zip
filepath:/读秀/读秀3.0/读秀/3.0/3.0新/其余书库等多个文件/0105/20/14294209.zip
filepath:第八部分/XXXXXX/20/14294209.zip

本书系统讨论用于电子,光电子和MEMS器件的2.5D,3D,以及3D IC集成和封装技术的最新进展和未来可能的演变趋势,同时详尽讨论IC三维集成和封装关键技术中存在的主要工艺问题和可能的解决方案.通过介绍半导体工业中的集成电路发展,以及摩尔定律的起源和演变历史,阐述三维集成和封装的优势和挑战,结合当前三维集成关键技术的发展重点讨论TSV制程与模型,晶圆减薄与薄晶圆在封装组装过程中的拿持晶圆键合技术,三维堆叠的微凸点制作与组装技术,3D硅集成,2.5D/3D IC和无源转接板的3D IC集成,三维器件集成的热管理技术,封装基板技术,以及存储器,LED,MEMS,CIS 3D IC集成等关键技术问题,最后讨论PoP,Fan-in WLP,eWLP,ePLP等技术

2024-06-13